Seberapa sering jaringan dibangun dengan hati-hati hanya untuk menemukan bahwa Proses pemecahan masalah pertama kali dijelaskan Dalam analisis konfigurasi transistor BJT harus mempersempit daftar possi bilities dan mengisolasi area masalah setelah rencana pasti serangan. Secara umum, Prosesnya dimulai dengan pengecekan kembali konstruksi jaringan dan terminal koneksi Hal ini biasanya diikuti dengan pengecekan level tegangan antara spe-terminal spesifik dan ground atau antar terminal jaringan. Jarang ada saat ini tingkat diukur karena manuver tersebut memerlukan mengganggu struktur jaringan untuk di-sert meternya
Figure 6.54 Checking the dc operation of the JFET Self-bias Configuration
VDS dengan jelas menunjukkan bahwa baik rangkaian keluaran memiliki "terbuka" atau JFET di-hubung singkat secara alami antara saluran pembuangan dan sumber. Jika VD adalah VDD volt, ada obvi-ously tidak jatuh RD karena kurangnya arus melalui RD dan koneksi harus diperiksa untuk kontinuitas. Jika tingkat VDS tampak tidak sesuai, kontinuitas rangkaian output bisa mudah diperiksa dengan grounding lead negatif dari voltmeter dan mengukur tingkat tegangan dari VDD ke ground menggunakan timbalpositif.
Jika VD VDD, arus melalui RD mungkin nol, tapi ada kontinuitas antara VD dan Vdd. Jika VS Vdd, perangkat tidak terbuka antara drain dan sumber, tapi juga tidak "menyala." Conti-Kepribadian melalui VS dikonfirmasi Kemungkinan lain juga ada, seperti perangkat korslet dari tiriskan ke sumber, tapi troubleshooter hanya harus mempersempit kemungkinan penyebabnya malfungsi.
Jika VD VDD, arus melalui RD mungkin nol, tapi ada kontinuitas antara VD dan Vdd. Jika VS Vdd, perangkat tidak terbuka antara drain dan sumber, tapi juga tidak "menyala." Conti-Kepribadian melalui VS dikonfirmasi Kemungkinan lain juga ada, seperti perangkat korslet dari tiriskan ke sumber, tapi troubleshooter hanya harus mempersempit kemungkinan penyebabnya malfungsi.
Tidak ada komentar:
Posting Komentar